手机站手机站 在线留言 收藏本站 网站地图 会员登录 会员注册

欢迎来到深圳康比电子有限公司官方网站

24小时加盟热线0755-27876201
当前位置首页 » 技术支持 » 如何减少时钟晶振抖动

如何减少时钟晶振抖动

返回列表 来源:康比电子 查看手机网址
扫一扫!如何减少时钟晶振抖动扫一扫!
浏览:- 发布日期:2019-03-23 11:05:35【
分享到:

时钟晶振抖动的对产品的性能影响很大,这是我们都知晓的问题,而且其测量时钟抖动的大小也渐渐地成为现在高速数字电路设计的一个重要组成部分.就目前而言,已经有不少的方法可以可来测量时钟的抖动,抖动的定义是什么,该如何减少时钟振荡器抖动呢,下面康比电子带领大家一起了解.

抖动定义为:

1、数字信号从其理想位置及时的重要瞬间的短期变化.

2、偏离事件的理想时间.

因此,术语"抖动"描述了系统内的定时误差.时钟抖动实际上并不会改变正在传输的信息的物理内容,只会改变传输信息的时间.根据情况,这可能或不影响最终解码输出.

抖动与漂移

时序变化分为两类,称为抖动和漂移

漫步:

●时间变化缓慢发生

它是频率为0到10Hz的抖动-漂移通常是由温度变化引起的.

抖动:

时钟抖动会对系统造成许多不良影响,例如数据损坏和AC时序违规.

定时抖动一直在降低电气系统的性能,但是对更高数据速率和更低逻辑摆幅的驱动使人们越来越关注其特性.

表征对于帮助定义,识别和测量抖动非常重要.需要设置合规标准和设计规范.

所有电路都会有一些徘徊,通常不会引起太多关注.另一方面,JITTER会给许多开发人员带来许多不眠之夜.

您可能听说过几种类型的抖动.

周期性,周期到周期,时间间隔,确定性,随机,模式相关,有界,正弦和高斯,但基本上它们都属于两类.确定性或随机性

确定性

有时称为周期性抖动.抖动以循环方式重复.它取决于模式,通常由耦合到系统中的外部确定性噪声源引起,例如开关电源噪声或强RF载波.它也可能由不稳定的时钟恢复PLL(锁相环)引起.

周期性抖动很难被拒绝,并且在大多数情况下,必须改进时钟源以消除由周期性抖动引起的音调.

它总是以振幅为界,具有特定的原因.

串扰-EMI

-开关电源噪声

-同步开关输出(SSO)

-器件功能相关性

定期

如何减少时钟振荡器抖动

看看上面的3个信号.

第一种是没有抖动的理想时钟.

第二个信号是正在调制的时钟.

第三个显示调制功能.

当函数为高时,它会增加周期长度;当函数为低时,它从时钟32.768K的周期长度中减去.您可以看到,如果要在11个周期内进行测量,您将获得理想时钟和抖动时钟的相同测量值.这就是为什么测量抖动是如此困难,并采用特殊的测试设备来完成它.

随机抖动

随机抖动是无法预测的定时噪声.它没有可辨别的模式.它会随着时间的推移而增加,并被称为无界限,并将影响长期可靠性.

原因包括:

△半导体晶体结构的热振动(噪声).

白噪声(由于半规则掺杂浓度而不是完美的价电子映射)

处理异常

闪烁噪声(低频应用,通常在电阻器,二极管,晶体管和开关中找到).

测量时钟抖动

时钟抖动的真正衡量标准是时钟晶振边沿随时间的精确位置.检查边缘位置的最直接方法是使用示波器.不幸的是,使用标准示波器测量的任何抖动都是由于触发不稳定造成的.因此,即使使用非常好的示波器进行直接波形测量也不是有效的抖动测量.

使用高性能,宽带宽示波器和高速时钟抖动分析软件,对于获得良好的时钟抖动测量至关重要.

这并不是说示波器不能用于观察抖动.

在波形中,可以通过调整示波器以显示一个完整的时钟周期来估计其峰峰值.当示波器在第一个边沿触发时,可以在第二个边沿上看到周期抖动.

请记住,测量的抖动总是大于电路的真实抖动,因为测量的抖动包括石英晶体振荡器和示波器的抖动.

如何减少时钟振荡器抖动

(从左到右)低抖动/高质量,中等,高抖动/低质量

通常称为"眼图",每个图是由于噪声或抖动引起的边缘放置的累积图形画像.理想情况下,采样发生在"眼睛"的中心.随着边缘抖动的增加,明显的眼睛开始闭合.

数字信号传输质量越好,眼睛应该有更开放的白色空间.

最终眼图的白色空间的宽度简单地称为眼睛宽度.如果眼图由足够的样本(数百万和三百万个三个时间段转换)组成,则眼宽度是在任何给定时间段内数据线稳定的时间量的良好度量.这可以很好地了解允许的设置时间和保持时间.

最终眼图的白色空间的高度称为眼高.如果眼图由足够的样本组成(数百万和数百万个三个时间周期的过渡),则眼高可以告诉接收器的VIH和VIL需要在何处正确地采样数据.

理想的最小抖动范围屏幕截图

如何减少时钟振荡器抖动

过度的抖动屏幕截图

如何减少时钟振荡器抖动

减少抖动的方法

过滤良好的电源.

导致时钟抖动的主要因素是设计电源中存在明显的电压降.器件电源和接地输入引脚应在PCB上具有正确的布线,并始终保持稳定的石英晶振器件电压.

精心设计的电路板布局.

良好的布局是关于保持噪声电流不会交叉耦合到时钟和信号线.需要足够的单个地平面以防止地面反弹和虚假振荡.

在设计阶段精心选择时钟

限制设备上的I/O和CPU活动.

为PLL电源输入引脚提供适当的滤波

提供清除频率噪声的参考时钟.

在时钟抖动超出系统可接受的AC要求的系统上,将一个串联RC OSC晶振电路(RXFC+CXFC)添加到XFC引脚以提供PLL噪声抑制,从而可以快速恢复PLL锁定条件以获得更宽的频率带宽.

结论

总之,采用各种方法来产生时钟振荡器频率.在设计阶段用于确定系统需求所花费的时间将导致更少的问题,并且以后花费更少的时间来纠正它们.它还有助于确定每种应用的成本效益方法.

推荐阅读

    【本文标签】:时钟振荡器确定性 测量时钟晶振抖动 减少抖动方法
    【责任编辑】:康比电子版权所有:http://www.32768k.net转载请注明出处

    快速通道
    pass
    + 快速通道